Differences

This shows you the differences between two versions of the page.

--- vivado_2018.3_zedboard [2019/05/17 16:36] – [Overview] rpjday
+++ vivado_2018.3_zedboard [2019/05/20 12:05] (current) – [petalinux-config] rpjday
@@ Line 1: / Line 1: @@
 ===== Overview =====
-Steps in building the exporting the output for Zynq Zedboard from Vivado 2018.3.
+Steps in building/exporting the output for Zynq Zedboard from Vivado 2018.3.
@@ Line 7: / Line 7: @@
 <code>
-$ mkdir ~/xilinx/vivado_projects/zedboard_project
+$ mkdir ~/xilinx/projects/vpjs/[zed_top/zedboard/]
 </code>
-===== Steps =====
+===== Vivado steps =====
+==== Create new project ====
   * Select Zedboard (create subdirectory)
-    * RTL project
+  * RTL project
     * "Do not specify sources at this time"
-    * Select Zedboard part, Finish
+  * Select Zedboard part, Finish
+End result:
+<code>
+.
+├── vivado.jou
+├── vivado.log
+├── vivado_pid5494.str
+└── zedboard
+    ├── zedboard.cache
+    │   └── wt
+    │       └── project.wpc
+    ├── zedboard.hw
+    │   └── zedboard.lpr
+    ├── zedboard.ip_user_files
+    ├── zedboard.sim
+    └── zedboard.xpr
+</code>
+==== Create block design ====
   * Create Block Design (take all defaults)
     * Empty design, "+"
     * "ZYNQ7 Processing System"
+End result:
+<code>
+.
+├── vivado.jou
+├── vivado.log
+├── vivado_pid5494.str
+└── zedboard
+    ├── zedboard.cache
+    │   └── wt
+    │       └── project.wpc
+    ├── zedboard.hw
+    │   └── zedboard.lpr
+    ├── zedboard.ip_user_files
+    ├── zedboard.sim
+    ├── zedboard.srcs
+    │   └── sources_1
+    │       └── bd
+    │           └── design_1
+    │               └── design_1.bd
+    └── zedboard.xpr
+</code>
+''design_1.bd'':
+<code>
+{
+  "design": {
+    "design_info": {
+      "boundary_crc": "0x0",
+      "name": "design_1",
+      "synth_flow_mode": "Hierarchical",
+      "tool_version": "2018.3"
+    },
+    "design_tree": {}
+  }
+}
+</code>
+==== Validation ====
   * Validate, error with M_AXI_GP0_ACLK
-  * Double click on design block graphic (menu entry?):
+  * Double click on design block graphic:
     * PS-PL Configuration
       * AXI Non Secure Enablement
@@ Line 26: / Line 91: @@
           * M AXI GP0 Interface (uncheck)
   * Validate again (should pass)
-  * Generate Block Design
-  * BLOCK DESIGN
+==== Create HDL wrapper ====
-    * Right click
-      * "Create HDL wrapper"
+  * BLOCK DESIGN; design_1; Sources; right-click
-  * Run Synthesis
+  * "Create HDL wrapper", let Vivado manage wrapper
-  * Run implementation
-  * Generate bitstream
+Primary output:
-  * Export hardware (include bitstream?)
+<code>
+$ tree zedboard.srcs
+zedboard.srcs
+└── sources_1
+    └── bd
+        └── design_1
+            ├── design_1.bd
+            ├── design_1.bxml
+            ├── design_1_ooc.xdc
+            ├── hdl
+            │   └── design_1_wrapper.v
+            ├── ip
+            │   └── design_1_processing_system7_0_0
+            │       ├── design_1_processing_system7_0_0.xci
+            │       └── design_1_processing_system7_0_0.xml
+            ├── sim
+            │   └── design_1.v
+            ├── synth
+            │   └── design_1.v
+            └── ui
+                └── bd_1f5defd0.ui
+</code>
+==== Generate block design ====
+Majority of output under ''zedboard.ip_user_files/''.
+==== Run synthesis ====
+==== Run implementation ====
+==== Generate bitstream ====
+''zedboard.runs/impl_1/design_1_wrapper.bit''
+==== Export hardware (include bitstream?) ====
+End result:
+<code>
+$ unzip -l design_1_wrapper.hdf
+Archive:  design_1_wrapper.hdf
+LvEiD+u+Kz8iWSDr/wPVMUtQtx/Up+iy67Wzp7LsT7w=
+  Length      Date    Time    Name
+---------  ---------- -----   ----
+  05-20-2019 07:27   hwdef.xml
+  05-20-2019 07:27   design_1.hwh
+  05-20-2019 07:27   design_1_bd.tcl
+  05-20-2019 07:27   ps7_init.c
+  05-20-2019 07:27   ps7_init.h
+  05-20-2019 07:27   ps7_init_gpl.c
+  05-20-2019 07:27   ps7_init_gpl.h
+  1760914  05-20-2019 07:27   ps7_init.html
+  05-20-2019 07:27   ps7_init.tcl
+---------                     -------
+  2495771                     9 files
+$
+</code>
+===== PetaLinux steps =====
+==== petalinux-create ====
+<code>
+$ petalinux-create \
+  --type project \
+  --name zed \
+  --template zynq
+$ cd zed
+$
+</code>
+Output:
+<code>
+.
+├── config.project
+└── project-spec
+    ├── attributes
+    ├── configs
+    │   ├── config
+    │   └── rootfs_config
+    ├── hw-description
+    │   └── metadata
+    └── meta-user
+        ├── conf
+        │   ├── layer.conf
+        │   └── petalinuxbsp.conf
+        ├── COPYING.MIT
+        ├── README
+        ├── recipes-apps
+        │   ├── gpio-demo
+        │   │   ├── files
+        │   │   │   ├── gpio-demo.c
+        │   │   │   └── Makefile
+        │   │   └── gpio-demo.bb
+        │   └── peekpoke
+        │       ├── files
+        │       │   ├── Makefile
+        │       │   ├── peek.c
+        │       │   └── poke.c
+        │       └── peekpoke.bb
+        ├── recipes-bsp
+        │   ├── device-tree
+        │   │   ├── device-tree.bbappend
+        │   │   └── files
+        │   │       └── system-user.dtsi
+        │   └── u-boot
+        │       ├── files
+        │       │   └── platform-top.h
+        │       └── u-boot-xlnx_%.bbappend
+        └── recipes-core
+            └── images
+                └── petalinux-image-full.bbappend
+</code>
+==== petalinux-config ====
+<code>
+$ petalinux-config --get-hw-description <dir containing .hdf file>
+</code>
+==== petalinux-build ====